Homepage von Stefan Salewski
Digitales Speicher-Oszilloskop (DSO)
Eine einfache und preiswerte Eingangsstufe
Vermutlich kennen Sie bereits meine Schaltpläne für ein PC-basiertes Digitales Speicher-Oszilloskop:
Natürlich ist die Frage berechtigt, ob es nicht einfacher und preiswerter geht. Etwa mit einem einfachen 8 Bit Wandler und einem kleinen FPGA bzw. CPLD. Aber auch dafür benötigt man eine geeignete Eingangsstufe. Ich habe mal versucht eine stark vereinfachte Eingangsstufe zu skizzieren: Sie besteht aus zwei preiswerten Reed-Relais, zwei schnellen, strom-rückgekoppelten Operationsverstärkern und einem Video-Multiplexer. Die hochohmige Eingangsstufe wird von einem JFET-Paar gebildet, wie sie auch früher in Oszilloskopen verwendet wurde, siehe etwa "Art of Electronics" zweite Auflage, Seite 135. Der Verstärker ist für einen Eingangsspannungsbereich von +-18, +-10, +-5, +-2, +-1, +-0.5 und +-0.25 V (Vollbereich) ausgelegt um einen ADC wie den ADS830 mit 2Vp-p unipolarem Eingangsbereich anzusteuern. Ich habe die Schaltung weder aufgebaut noch simuliert, aber man sollte einen mehr oder weniger glatten Frequenzgang bis 100 MHz erwarten. Hier ist der Schaltplan im PDF-Format. Er wurde mit gschem, dem Schaltplan-Editor der freien gEDA Kollektion erstellt. Bei Bedarf kann ich den Schaltplan auch im gschem-Format zur Verfügung stellen, aber Sie können ihn natürlich auch leicht mit Ihrer bevorzugten Anwendung nachzeichnen.